ModelSim上で、Verilog テストベンチからSAIFを抽出する まず、テストベンチ上のinitialに次のような記述を加える。 // create initial signals including reset initial begin $readmemh(`IM_FNAME, INSTMEM); $readmemh(`DM_FNAME, DATAMEM); $set_toggle_…

トイレに行って、便器の前で用を足そうとしたら既にチャックが空いていた。なんという脱力感。